|
|
|
| 原价:
￥66.00(以下报价瞬息万变,建议您点击全部站点比对) | | |通过以下方式购买,或许更便宜: |
|
|
| |
|
|
|
|
我要购书网的承诺：本网上购书中心所出售的"专用集成电路Application-Specific Integrated Circuits"图书保证正版，您在本购书中心享有收到图书七天内无条件退货！收到商品15日之内换货的待遇！
|
| |
退货规定：从本网上书店所购买的图书如有质量问题(字迹模糊/缺页/倒装/开线/开胶/折页/封皮破损/缺少随书赠品),可在收到商品7日之内可退货 |
| |
换货规定：从本购书中心所购买"专用集成电路Application-Specific Integrated Circuits"图书如有质量问题(字迹模糊/缺页/倒装/开线/开胶/折页/封皮破损/缺少随书赠品),可在收到商品15日之内换货
|
|
| |
本书是一本有关专用集成电路（ASIC）的综合性和权威性书籍。书中叙述了VLSI系统设计的最新方法。利用商业化工具以及预先设计好的单元库已使得ASIC设计成为速度最快、成本最低而且错误最少的一种IC设计方法，因而ASIC设计方法已迅速在工业界的各个应用领域得到推广。
本书介绍了半定制和可编程的ASIC。在对每种ASIC类型的数字逻辑设计与物理特性的基本原理进行描述后，讨论了ASIC逻辑设计设计输入、逻辑综合、仿真以及测试，并进一步讲述了相应的物理设计——划分、布图规划、布局以及布线。此外，本书对在ASIC设计中需要了解的各方面知识以及必需的工作都有详尽叙述。
本书可作为大学高年级和研究生教材，也是ASIC领域工程技术人员的理想参考书。 |
| |
| 第1章 ASIC介绍1.1 ASIC类型1.2 设计流程1.3 举例分析1.4 ASIC经济学1.5 ASIC单元库1.6 小结1.7 习题1.8 参考书目提要1.9 参考资料第2章 CMOS逻辑2.1 CMOS晶体管2.2 CMOS工艺2.3 CMOS设计规则2.4 组合逻辑单元2.5 时序逻辑单元2.6 数据通路逻辑单元2.7 I/O单元2.8 单元编译器2.9 小结2.10 习题2.11 参考书目提要2.12 参考资料第3章 ASIC库设计3.1 晶体管电阻3.2 晶体管寄生电容3.3 逻辑作用力3.4 库单元设计3.5 库结构3.6 门阵列设计3.7 标准单元设计3.8 数据通路单元设计3.9 小结3.10 习题3.11 参考书目提要3.12 参考资料第4章 可编程ASIC4.1 反熔丝4.2 静态RAM4.3 EPROM和EEPROM工艺4.4 实际问题4.5 规范说明4.6 PREP基准程序4.7 FPGA经济学4.8 小结4.9 习题4.10 参考书目提要4.11 参考资料第5章 可编程ASIC逻辑单元5.1 Actel ACT5.2 Xilinx LCA5.3 Altera FLEX5.4 Altera MAX5.5 小结5.6 习题5.7 参考书目提要5.8 参考资料第6章 可编程ASIC I/O单元6.1 DC输出6.2 AC输出6.3 DC输入6.4 AC输入6.5 时钟输入6.6 电源输入6.7 Xilinx I/O功能块6.8 其他I/O单元6.9 小结6.10 习题6.11 参考书目提要6.12 参考资料第7章 可编程ASIC的互连7.1 Actel ACT7.2 Xilinx LCA7.3 Xilinx EPLD7.4 Altera MAX 5000和70007.5 Altera Max 90007.6 Altera FLEX7.7 小结7.8 习题7.9 参考书目提要7.10 参考资料第8章 可编程ASIC设计软件8.1 设计系统8.2 逻辑综合8.3 半门ASIC8.4 小结8.5 习题8.6 参考书目提要8.7 参考资料第9章 低层次设计输入9.1 原理图输入9.2 低层次设计语言9.3 PLA工具9.4 EDIF9.5 CFI设计表述9.6 小结9.7 习题9.8 参考书目提要9.9 参考资料第10章 VHDL10.1 计数器10.2 4位乘法器10.3 VHDL的语法和语义10.4 标识符与字母符号10.5 实体和结构体10.6 包和库10.7 接口声明10.8 类型声明10.9 其他声明10.10 顺序语句10.11 运算符10.12 算术运算10.13 并发语句10.14 执行10.15 配置和规范10.16 一个引擎控制器10.17 小结10.18 习题10.19 参考书目提要10.20 参考资料第11章 Verilog HDL11.1 计数器11.2 Verilog语言基础11.3 运算符11.4 分层11.5 过程及赋值11.6 时序控制及延迟11.7 任务及函数11.8 控制语句11.9 逻辑门建模11.10 延迟建模11.11 改变参数11.12 Viterbi译码器11.13 其他Verilog特性11.14 小结11.15 习题11.16 参考书目提要11.17 参考资料第12章 逻辑综合12.1 逻辑综合举例12.2 比较器/MUX12.3 逻辑综合器的内容12.4 Viterbi译码器综合12.5 Verilog与逻辑综合12.6 VHDL与逻辑综合12.7 有限状态机综合12.8 存储器综合12.9 乘法器12.10 引擎控制器12.11 性能驱动的综合12.12 Viterbi译码器的优化12.13 小结12.14 习题12.15 参考书目提要12.16 参考资料第13章 仿真13.1 仿真类型13.2 比较器/MUX举例13.3 逻辑系统13.4 逻辑仿真的工作原理13.5 单元模型13.6 延迟模型13.7 静态时序分析13.8 形式验证13.9 开关级仿真13.10 晶体管级仿真13.11 小结13.12 习题13.13 参考书目提要13.14 参考资料第14章 测试14.1 测试的重要性14.2 边界扫描测试14.3 故障14.4 故障模拟14.5 自动测试图的生成14.6 扫描测试14.7 内建自测试14.8 简单的测试例子14.9 Viterbi译码器举例14.10 小结14.11 习题14.12 参考书目提要14.13 参考资料第15章 ASIC结构15.1 物理设计15.2 CAD工具15.3 系统划分15.4 评估ASIC尺寸15.5 功耗15.6 FPGA划分15.7 划分方法15.8 小结15.9 习题15.10 参考书目提要15.11 参考资料第16章 布图规划和布局16.1 布图规划16.2 布局16.3 物理设计流程16.4 信息格式16.5 小结16.6 习题16.7 参考书目提要16.8 参考资料第17章 布线17.1 全局布线17.2 详细布线17.3 特殊布线17.4 电路提取和DRC17.5 小结17.6 习题17.7 参考书目提要17.8 参考资料附录A VHDL资源附录B Verilog HDL资源译后记 |
|
|
